Interactive Memory Textbook

비트 하나에서
테라바이트까지

AI 가속기 옆에 쌓인 HBM, 스마트폰 속 LPDDR, 수백 단으로 쌓아 올린 3D NAND — 메모리는 오늘날 컴퓨팅의 병목이자 주인공입니다. 트랜지스터 하나와 커패시터 하나에서 출발해 DRAM·HBM·플래시·SSD·차세대 메모리까지, 슬라이더를 움직이고 3D 구조를 돌려 보며 배우는 메모리 반도체 교과서입니다.

17개 챕터90여 개 시뮬레이터3D 구조 모델공대 학부 수준
드래그해서 돌려보세요 · 데이터가 TSV를 타고 GPU로 흐릅니다

메모리는 어디에 있는가

한 문장으로: 가까울수록 빠르고 작고 비싸며, 멀수록 느리고 크고 싸다. 이 계층을 따라가는 것이 이 교과서의 목차입니다.

CPU/GPU 레지스터 연산 · 계층 Ch.01–02 6T 셀 SRAM 캐시 Ch.03 1T1C DDR5 LPDDR5X DRAM · 인터페이스 Ch.04–06 HBM · 3D 적층 Ch.07 NAND · 3D NAND Ch.08–09 CTRL SSD · FTL · ECC Ch.10–11 ~0.3 ns1–30 ns~80–100 ns~100 ns · TB/s~50 µs (tR)~100 µs 접근 지연 → (오른쪽일수록 느리지만 크고 싸다 · 비휘발성은 NAND부터)
그림 0-1. 메모리 계층과 챕터 지도. 신뢰성(Ch.11), 차세대 메모리·PIM·CIM(Ch.12), 시스템 설계(Ch.13), 제조 공정·테스트·산업(Ch.14–16)은 계층 전체를 가로지릅니다.

숫자로 보는 요즘 메모리

이 교과서를 끝내면 아래 숫자가 왜 중요한지, 서로 어떻게 얽혀 있는지 설명할 수 있게 됩니다.

~10 fFDRAM 셀 커패시터 용량. 전자 수만 개로 비트 하나를 기억한다
64 ms모든 DRAM 셀을 한 번씩 다시 써 줘야 하는 리프레시 주기
~1.2 TB/sHBM3E 스택 하나의 대역폭. 1024개의 데이터 핀이 동시에 달린다
12–16단HBM 한 스택에 TSV로 쌓는 DRAM 다이 수
300~400단2026년 3D NAND의 워드라인 적층 수. 채널 홀 하나에 셀이 수백 개
16 레벨QLC 셀 하나가 구분해야 하는 문턱 전압 상태 수 (4비트/셀)

전체 챕터

순서대로 읽어도 좋고, 관심 있는 장부터 골라 읽어도 됩니다. 각 장은 개념 → 그림 → 수식 → 시뮬레이터 → 퀴즈 순서로 구성됩니다.

추천 학습 경로

전공이나 관심사에 따라 이렇게 읽어 보세요.

입문 · 전체 그림

메모리가 처음이라면. 계층 구조와 DRAM·플래시의 핵심 원리를 잡는다.

소자 · 공정

반도체·소자 전공. 셀 물리와 3D 구조, 적층 공정 중심.

회로 설계

아날로그/디지털 설계. SRAM 셀, 센스 앰프, 타이밍, 고속 I/O.

시스템 · 아키텍처

컴퓨터 구조/SW. 캐시, 메모리 컨트롤러, SSD, AI 시스템의 메모리 병목.

품질 · 신뢰성

제품/품질 엔지니어. 리텐션, 로우 해머, 내구성, ECC.

산업 · 커리어

메모리 업계 진로를 고민한다면. 만드는 법, 검증하는 법, 시장이 움직이는 법.

이 사이트 사용법

읽기개념과 직관을 먼저. 영어 용어는 괄호로 병기합니다.
보기SVG 도해와 3D 모델로 구조를 머릿속에 그립니다.
만지기시뮬레이터의 슬라이더를 끝까지 움직여 보세요. 극단에서 배웁니다.
계산하기예제 수치를 직접 따라가며 감을 잡습니다.
확인하기장마다 퀴즈, 마지막 장에서 종합 퀴즈로 마무리합니다.