메모리 산업과 시장
지금까지 이 책은 셀 하나의 물리에서 시작해 공정, 테스트, 시스템 설계까지 “어떻게 만드는가”를 다뤘다. 이 장은 질문을 바꾼다. “왜 이 산업은 지금의 모습인가?” 메모리 회사가 세 곳밖에 남지 않은 이유, 가격이 몇 년 주기로 폭등과 폭락을 반복하는 이유, 팹 하나에 수십 조 원을 쓰면서도 불황에 공장을 세우지 않는 이유, HBM이 늘면 PC용 DRAM이 부족해지는 이유는 모두 몇 개의 공학적 수식으로 설명된다. 이 장은 투자 조언이 아니라, 엔지니어가 자기 일이 놓인 경제적 제약을 계산해 보는 장이다.
- 메모리가 범용품(commodity)인 이유와, 그 때문에 가격이 수급으로 결정되는 구조를 설명할 수 있다.
- 비트당 원가 = 웨이퍼 원가 ÷ (웨이퍼당 다이 × 수율 × 다이당 비트)를 계산하고, 미세화·적층·다치화가 각 항을 어떻게 바꾸는지 말할 수 있다.
- 학습 곡선(라이트의 법칙)과 비트 그로스로 장기 원가 하락을 추정할 수 있다.
- 감가상각이 지배하는 팹 원가 구조에서 손익분기 가격과 가동 중단 가격을 구분할 수 있다.
- 공급 지연과 재고가 만드는 메모리 사이클을 거미집 모형과 동적 모델로 설명할 수 있다.
- HBM의 트레이드 비율이 범용 DRAM 공급을 어떻게 줄이는지 정량적으로 계산할 수 있다.
메모리는 왜 범용품인가
CPU나 GPU는 회사마다 명령어 집합과 성능이 달라 서로 바꿔 끼울 수 없다. 메모리는 정반대다. DDR5 DIMM, LPDDR5X 패키지, UFS 저장 장치는 JEDEC 같은 표준화 기구가 정한 규격(핀 배치, 타이밍, 명령어 — 6장)을 따르므로, 규격만 맞으면 A사 제품을 B사 제품으로 교체해도 시스템이 그대로 동작한다. 이렇게 제조사에 상관없이 서로 대체되는 제품을 범용품(commodity)이라고 한다.
범용품 시장에서 구매자는 가장 싼 공급자를 고른다. 그러므로 개별 회사는 가격을 마음대로 정하지 못하고, 가격은 산업 전체의 공급량과 수요량이 만나는 점에서 결정된다. 회사가 통제할 수 있는 것은 두 가지뿐이다. 남보다 싸게 만드는 것(비트당 원가)과 얼마나 만들지(설비 투자와 가동률)다. 이 장의 나머지는 사실상 이 두 변수에 대한 이야기다.
| 구분 | 메모리 (DRAM·NAND) | 로직 (CPU·GPU·AP) |
|---|---|---|
| 제품 | 표준 규격, 회사 간 대체 가능 | 설계마다 고유, 대체 어려움 |
| 사업 모델 | IDM(Integrated Device Manufacturer): 설계·공정·제조·테스트를 한 회사가 수행 | 팹리스(설계) + 파운드리(위탁 제조) 분업이 주류 |
| 가격 결정 | 수급. 분기마다 크게 변동 | 제품 가치와 계약. 비교적 안정 |
| 경쟁 수단 | 비트당 원가, 양산 시점, 생산 규모 | 성능, 소프트웨어 생태계, 설계 자산 |
| 제품 수명 | 한 세대가 수년간 대량 생산 | 세대 교체가 빠르고 품종이 많음 |
| 공정과 설계 | 셀 구조와 공정이 한 몸. 공정 미세화가 곧 제품 경쟁력 | 표준 공정(PDK) 위에서 설계 차별화 |
메모리가 IDM 모델로 남은 이유도 여기에 있다. DRAM 셀의 커패시터나 3D NAND의 채널 홀은 공정 자체가 곧 제품이므로(14장), 설계와 제조를 나누어 얻을 이득이 작다. 같은 셀을 수십억 개 반복하므로 수율 학습이 빠르고, 한 제품을 몇 년씩 대량으로 찍어 내는 규모의 경제가 결정적이다.
고정거래가격과 현물가격
메모리 가격에는 두 종류가 있다. 고정거래가격(contract price)은 제조사가 서버·PC·스마트폰 업체 같은 대형 고객과 분기(또는 월) 단위로 협상해 정하는 가격으로, 물량 대부분이 이 가격으로 거래된다. 현물가격(spot price)은 유통 시장에서 그날그날 거래되는 가격이다. 현물 시장은 물량은 작지만 수급 변화를 먼저 반영하므로 고정거래가격의 선행 지표로 쓰인다. 최근에는 공급 부족이 길어지면서 여러 해에 걸친 장기 공급 계약(LTA, Long-Term Agreement)의 비중이 커지고 있고, HBM처럼 특정 고객용으로 검증된 제품은 1년 단위로 물량과 가격을 미리 정하는 경우가 많다.
시장 구조: 수십 개 회사에서 세 회사로
1980년대 후반 DRAM을 만드는 회사는 20곳이 넘었다. 인텔, 텍사스 인스트루먼트, 모토로라, NEC, 히타치, 도시바, 후지쓰, 미쓰비시, 지멘스가 모두 DRAM을 만들었다. 그러나 범용품 시장에서는 원가가 가장 낮은 회사만 불황을 버틴다. 가격이 원가 아래로 떨어지는 다운턴이 올 때마다 뒤처진 회사가 사업을 접거나 합쳐졌다. 일본 회사들의 DRAM 사업은 엘피다로 통합되었고, 독일 키몬다(Qimonda)는 2009년 파산했으며, 엘피다도 2012년 파산 보호를 신청한 뒤 2013년 마이크론에 인수되었다. 그 뒤 DRAM 시장은 삼성전자·SK하이닉스·마이크론 세 회사가 매출의 90 % 이상을 차지하는 과점이 되었다.
| 회사 | DRAM | NAND | 특징 |
|---|---|---|---|
| 삼성전자 | 약 39 % | 약 29 % | 두 시장 모두 1위. 파운드리·로직 사업도 함께 운영 |
| SK하이닉스 | 약 25 % | 약 18 % (솔리다임 포함) | HBM 매출 비중이 높다. 인텔 NAND 사업을 인수해 솔리다임(Solidigm)으로 운영 |
| 마이크론 | 약 23 % | 약 15 % | 미국 회사. 엘피다(일본)·이노테라(대만)를 인수해 성장 |
| 키옥시아 | — | 약 14 % | 옛 도시바 메모리. 샌디스크와 일본 팹을 공동 운영 |
| 샌디스크 | — | 약 11 % | 2025년 웨스턴디지털에서 분사 |
| CXMT (중국) | 약 10 % (Counterpoint 집계) | — | 중국 내수 수요를 바탕으로 빠르게 성장. 1년 전 약 4 % |
| YMTC (중국) | — | 출하 비트 기준 약 14 % | 웨이퍼 본딩 구조의 3D NAND(9장). 소비자용 비중이 커 매출 점유율은 더 낮다 |
2026년 2분기 매출 기준 근사값이다(DRAM·NAND 상위 업체는 TrendForce, CXMT·YMTC는 Counterpoint Research 집계로 기준이 달라 합이 100 %가 되지 않는다). 2025년 4분기에는 삼성전자 약 36 %, SK하이닉스 약 32 %, 마이크론 약 22 %였고, 2025년 1분기에는 SK하이닉스가 처음으로 1위에 오르기도 했다. 점유율은 HBM 세대 교체와 가격 변동에 따라 분기마다 몇 %p씩 움직인다.
시장 규모
메모리는 반도체 가운데 가장 큰 제품군에 속하지만 매출의 변동폭이 유난히 크다. DRAM 연간 매출은 2018년 약 1,000억 달러에서 2019년 약 620억 달러로 37 %가량 줄었고, 2023년에는 500억 달러 안팎까지 내려갔다가 2024년 900억 달러대, 2025년 약 1,500억~1,650억 달러(집계·추정 기준에 따라 다름)로 뛰었다. NAND는 2025년 약 700억 달러였다. 2026년 2분기에는 DRAM 산업의 분기 매출이 약 1,500억 달러로 집계되어, 불과 3년 전 한 해 매출의 약 3배를 한 분기에 기록했다. 같은 팹, 거의 같은 비트 출하량에서 매출이 이만큼 달라진다는 사실이 이 산업의 성격을 가장 잘 보여 준다.
이 장의 점유율, 시장 규모, 가격, 투자액은 2026년 10월 시점에 공개된 조사 기관·기업 발표를 바탕으로 한 근사값이다. 집계 기준(매출·출하 비트, 자회사 포함 여부, 회계 분기)에 따라 달라지고 몇 분기 만에 크게 바뀐다. 숫자 자체보다 그 숫자가 만들어지는 구조를 읽는 데 집중하자.
시장 집중도는 허핀달-허쉬만 지수(HHI)로 잰다. 각 회사 점유율(%)의 제곱을 모두 더한 값으로, 독점이면 10,000, 완전 경쟁이면 0에 가깝다. 위 DRAM 점유율로 계산하면 \(39^2+25^2+23^2+10^2 \approx 2{,}800\)이고, NAND는 \(29^2+18^2+15^2+14^2+11^2 \approx 1{,}700\)이다. 일반적으로 2,500을 넘으면 고도로 집중된 시장으로 본다. 집중도가 높으면 공급자들이 증설에 신중해지는 경향이 있지만, 제품이 범용품인 한 가격은 여전히 수급이 정한다.
비트당 원가: 메모리 회사의 성적표
범용품 시장에서 살아남는 조건은 하나, 남보다 낮은 비트당 원가(cost per bit)다. 비트당 원가는 웨이퍼 한 장을 가공하는 데 든 비용을 그 웨이퍼에서 나온 양품 비트 수로 나눈 값이다.
비트당 원가 계산기
DRAM: 미세화가 느려진 이유
DRAM은 20 nm 아래로 내려오면서 세대 이름에 숫자 대신 문자를 쓴다. 10 nm대의 첫 세대가 1x, 그 다음이 1y, 1z, 1a, 1b, 1c, 1d다(마이크론은 1α, 1β, 1γ로 부른다). 한 세대의 선폭 축소는 1~2 nm에 불과하다. 예전에는 한 세대에 비트 밀도가 거의 두 배가 되었지만 지금은 세대당 약 20~30 % 늘어나는 수준이다. 원인은 셀 구조에 있다.
- 커패시터: 셀 면적이 줄어도 센싱에 필요한 정전 용량은 유지해야 하므로(4장) 커패시터를 더 가늘고 높게 세워야 한다. 종횡비가 이미 수십 대 1에 이르러 식각과 박막 증착이 한계에 가깝다.
- 리소그래피 비용: 1z~1a 세대부터 극자외선(EUV) 노광이 도입되었고, 1c 세대에서는 EUV를 쓰는 층이 5~7개 수준으로 늘었다. EUV 노광기 한 대는 약 1.8억~2억 달러, 차세대 High-NA 장비는 약 3.8억 달러로 알려져 있다(약, 2024~2026년 보도 기준). 층이 늘수록 웨이퍼 원가가 오른다.
- 누설과 간섭: 셀이 가까워질수록 로우 해머 같은 간섭(11장)이 커져 설계 여유를 깎아 먹는다.
그래서 업계는 셀 트랜지스터를 수직으로 세워 셀 면적을 6F²에서 4F²로 줄이는 구조와, NAND처럼 셀을 층층이 쌓는 3D DRAM을 다음 수단으로 연구하고 있다.
| 세대 (삼성·SK / 마이크론) | 대략적 선폭 | 양산 시작 (약) | 특징 |
|---|---|---|---|
| 1x | 18 nm 안팎 | 2016~2017 | 10 nm대 진입, 다중 패터닝(DUV) |
| 1y | 17 nm 안팎 | 2018 | DDR4 주력 |
| 1z | 15~16 nm | 2019~2020 | 일부 업체가 EUV 시험 적용 |
| 1a / 1α | 14 nm 안팎 | 2021 | EUV 양산 적용 시작(삼성·SK하이닉스), DDR5 |
| 1b / 1β | 12~13 nm | 2022~2023 | HBM3E와 일부 업체 HBM4의 코어 다이 |
| 1c / 1γ | 11~12 nm | 2025 | EUV 5~7개 층, 마이크론도 EUV 도입, 일부 업체 HBM4와 그 이후 세대의 코어 다이 |
| 1d / 1δ | 10 nm 안팎 | 2026~2027 (계획) | High-NA EUV 도입 검토 |
선폭 값은 회사가 공식 발표하지 않는 경우가 많아 분석 기관의 추정치다. 같은 이름의 세대라도 회사마다 실제 치수가 다르다.
NAND: 옆으로 줄이는 대신 위로 쌓는다
NAND는 2013년경 평면 미세화를 포기하고 수직 적층으로 전환했다(9장). 24단에서 시작해 64·96·128·176단을 거쳐 2025~2026년에는 300단대 제품이 양산되고 400단 이상이 개발되고 있다. 여기에 셀당 비트 수를 늘리는 다치화(TLC 3 bit, QLC 4 bit — 8장)가 더해져 다이당 비트가 빠르게 늘었다. 다만 단수가 늘면 증착과 고종횡비 식각 시간이 함께 늘어 웨이퍼 원가와 공정 시간이 커지므로, 단수 두 배가 원가 절반을 뜻하지는 않는다.
비트 그로스: 공급은 무엇으로 늘어나는가
산업 전체의 공급 증가율을 비트 그로스(bit growth, 공급 비트 증가율)라고 한다. 출하 비트는 웨이퍼 투입량, 웨이퍼당 비트(미세화·적층), 수율의 곱이므로 증가율도 세 요인으로 나뉜다.
이 분해가 중요한 이유는 두 요인의 비용과 속도가 다르기 때문이다. 공정 전환은 기존 팹의 장비를 바꾸는 것이어서 비교적 싸고 빠르지만 세대당 증가율이 작아지고 있다. 웨이퍼 투입을 늘리려면 새 클린룸이 필요한데 이는 수년과 수십 조 원이 든다. 과거에는 공정 전환만으로 연 40~50 %의 비트 그로스가 나왔지만, 최근 DRAM은 연 15~20 % 안팎이다. 2026년의 공급 부족에서도 주요 업체가 밝힌 DRAM·NAND 출하 비트 증가율은 약 20 % 수준이었다. 수요가 그보다 빨리 늘면 가격이 오를 수밖에 없다.
학습 곡선: 많이 만들수록 싸진다
비트당 원가의 장기 추세는 놀랄 만큼 규칙적이다. 1936년 항공기 제조에서 처음 관찰된 라이트의 법칙(Wright's law)은 “누적 생산량이 두 배가 될 때마다 단위 원가가 일정 비율로 떨어진다”고 말한다. 반도체 메모리는 이 법칙이 가장 잘 맞는 산업 가운데 하나다.
이 식에서 얻는 통찰은 두 가지다. 첫째, 원가는 시간이 아니라 누적 생산량의 함수다. 그래서 점유율이 높은 회사가 학습 곡선을 더 빨리 내려가고, 그 원가 우위가 다시 점유율을 지킨다. 과점이 굳어지는 이유다. 둘째, 비트 그로스가 느려지면 원가 하락도 느려진다. 과거 DRAM의 비트당 가격은 연평균 30 % 안팎으로 떨어졌지만, 비트 그로스가 15~20 %로 낮아진 지금은 원가 하락률이 한 자릿수에서 10 %대 초반에 머문다.
학습 곡선 · 비트 그로스 탐색기
팹 경제학: 감가상각이 지배하는 원가
첨단 메모리 팹 하나를 짓는 데는 건물과 클린룸, 수백 대의 장비를 합쳐 대략 150억~200억 달러 이상이 든다. SK하이닉스가 청주에 지은 M15X에는 약 20조 원이 투입되었다고 알려졌고, 용인 클러스터 첫 팹에는 2030년까지 약 31조 원을 투자한다는 계획이 발표되었다. 마이크론의 아이다호 신규 팹도 2022년에 약 150억 달러 규모로 발표된 뒤 계획이 확대되었다(약, 2022~2026년 발표 기준). 메모리 3사의 연간 설비 투자(CapEx)는 회사별로 수백억 달러 규모다. 2026년 계획으로 마이크론은 250억 달러 이상(회계연도 기준), SK하이닉스는 40조 원대 후반을 밝혔다.
이 돈은 장비가 들어온 날 비용으로 처리되지 않는다. 회계상 장비는 보통 5년 안팎(회사에 따라 5~7년), 건물은 수십 년에 걸쳐 나누어 비용으로 잡는다. 이것이 감가상각(depreciation)이다. 메모리 웨이퍼 원가에서 감가상각은 가장 큰 항목이고, 웨이퍼를 한 장 만들든 십만 장 만들든 똑같이 나가는 고정비다. 반면 재료, 가스, 전력, 소모품처럼 웨이퍼를 투입할 때만 드는 비용은 변동비다.
이 원가 구조가 메모리 산업의 행동을 설명한다. 가격이 총원가보다 낮아져 손실이 나더라도, 가격이 변동비보다 높기만 하면 공장을 돌리는 편이 유리하다. 웨이퍼 한 장을 팔 때마다 (가격 − 변동비)만큼 고정비를 회수하기 때문이다. 공장을 세워도 감가상각은 그대로 나간다. 그래서 다운턴에서도 공급은 잘 줄지 않고, 가격은 총원가 아래로 깊이 내려간다. 반대로 가격이 변동비 근처까지 떨어지면 그때 비로소 감산이 시작된다. 2022~2023년이 바로 그런 시기였다.
팹 경제학: 손익분기와 가동 중단 가격
| 항목 | 대략적 규모 (약) | 비고 |
|---|---|---|
| 첨단 메모리 팹 1기 | 150억~200억 달러 이상 | 건물·클린룸·장비 포함, 여러 해에 나눠 투자. 장비가 대부분 |
| EUV 노광기 (NA 0.33) | 대당 약 1.8억~2억 달러 | ASML이 유일한 공급자 |
| High-NA EUV (NA 0.55) | 대당 약 3.8억 달러 | 2025년부터 메모리 업체도 도입 시작 |
| 대형 팹의 생산 능력 | 월 10만~20만 장 (300 mm) | 로직 팹보다 한 팹의 웨이퍼 투입이 많다 |
| 회사별 DRAM 생산 능력 | 삼성 약 65만~70만, SK하이닉스 약 60만, 마이크론 약 38만, CXMT 약 35만 장/월 | 2026년 말 기준 조사 기관·언론 추정치 |
| 팹 착공에서 양산까지 | 약 2~3년 | 건설 1.5~2년 + 장비 반입·공정 셋업·램프업 |
| 웨이퍼 1장의 공정 시간 | 수 개월 | 수백~천 개 이상의 공정 스텝(14장) |
웨이퍼당 고정비가 수천 달러라는 것은 장비 한 대가 한 시간 멈출 때, 수율이 1 %p 떨어질 때의 손실이 곧바로 계산된다는 뜻이다. 월 10만 장 팹에서 수율 1 %p는 매달 웨이퍼 1,000장, 위 예의 원가로 약 500만 달러에 해당한다. 공정 엔지니어가 설비 가동률과 불량 한 건에 민감한 이유, 테스트 엔지니어가 테스트 시간을 초 단위로 줄이려는 이유(15장)가 모두 이 식에서 나온다.
메모리 사이클: 슈퍼사이클과 다운턴
메모리 산업은 몇 년 주기로 호황과 불황을 반복한다. 호황이 유난히 길고 강하면 슈퍼사이클이라 부르고, 가격이 급락하는 국면을 다운턴(downturn)이라 부른다. 이 진동은 우연이 아니라 산업 구조에서 나오는 필연에 가깝다. 재료는 지금까지 본 세 가지다.
- 단기 공급이 비탄력적이다. 팹은 늘 최대로 돌아가고, 가격이 올라도 당장 더 만들 수 없다(그림 16-1).
- 증설에 긴 지연이 있다. 오늘 투자를 결정하면 비트가 시장에 나오는 것은 2~3년 뒤다.
- 모두가 같은 가격 신호를 본다. 가격이 높을 때 모든 회사가 동시에 투자를 늘리고, 그 물량이 몇 년 뒤 한꺼번에 나온다.
거미집 모형
경제학의 거미집 모형(cobweb model)은 이 진동을 가장 단순하게 보여 준다. 수요는 이번 기의 가격에 반응하지만, 공급은 한 기 전의 가격을 보고 결정된다고 하자.
재고와 채찍 효과
진동을 키우는 또 하나의 요인은 재고다. 가격이 오르기 시작하면 고객은 “더 오르기 전에” 필요 이상으로 주문해 재고를 쌓는다. 모듈 업체, 세트 업체, 유통 단계마다 조금씩 더 주문하므로 최종 수요의 작은 변화가 공급망 상류로 갈수록 증폭된다. 이것이 채찍 효과(bullwhip effect)다. 반대로 가격이 내리기 시작하면 고객은 쌓아 둔 재고를 먼저 쓰면서 주문을 끊는다. 실제 소비는 10 % 줄었는데 제조사가 받는 주문은 절반으로 줄어드는 일이 벌어진다. 2023년 초 메모리 공급 업체의 재고는 평소의 몇 배 수준까지 불어났다고 알려져 있다.
메모리 사이클 시뮬레이터
한 달 단위로 다음을 계산한다. 수요 \(D = s\,P^{-\varepsilon}\) (\(s\): 수요 충격). 생산 \(q = K u\), 가동률 \(u\)는 가격이 변동비 \(c_v\) 아래로 내려갈 때만 1보다 작아진다. 재고 \(I\)는 생산에서 판매를 뺀 만큼 쌓인다. 가격은 재고 보유 주수가 목표보다 적을수록, 그리고 수요가 생산을 초과할수록 오른다: \(\Delta \ln P = -\lambda_1 \ln(I/I^*) + \lambda_2 (D-q)/D\). 설비 발주는 \(K g \cdot \max(0,\ 1 + \alpha(P-1))\)이고 리드타임 \(L\)개월 뒤에 능력으로 더해진다(\(\alpha\): 투자 공격성, \(g\): 추세 성장률). 이 다섯 줄만으로 호황과 불황이 저절로 만들어진다.
최근의 사이클
| 시기 | 국면 | 무슨 일이 있었나 |
|---|---|---|
| 2017~2018 | 호황 | 데이터센터 서버와 스마트폰 탑재량 증가로 수요가 공급을 앞섰다. 2018년 DRAM 매출 약 1,000억 달러로 당시 사상 최대 |
| 2019 | 다운턴 | 대형 클라우드 업체가 쌓아 둔 재고를 소진하며 주문을 줄였다. DRAM 매출 약 37 % 감소 |
| 2020~2021 | 회복·고점 | 재택 근무·원격 수업으로 PC와 서버 수요가 급증. 2021년 DRAM 매출 900억 달러대 |
| 2022~2023 | 깊은 다운턴 | 비대면 수요가 꺼지고 금리 인상으로 소비가 위축. 2023년 1분기 DRAM 평균 판가가 분기에 약 20 % 하락. 주요 업체가 영업 손실을 기록하고 감산을 발표(삼성전자 반도체 부문은 2023년 1분기 약 4.6조 원 손실, 14년 만의 적자) |
| 2024~2025 | AI 주도 회복 | 감산으로 재고가 정리된 뒤 AI 서버용 HBM과 고용량 서버 DRAM 수요가 급증. 2025년 하반기부터 범용 제품까지 공급 부족으로 번짐 |
| 2026 (10월 현재) | 공급 부족 지속 | 2분기 범용 DRAM 고정거래가격이 전 분기 대비 약 60 % 상승, 3분기 +13~18 %로 상승 폭은 둔화. PC·스마트폰은 원가 부담으로 출하 전망이 낮아졌고, 서버용은 여전히 부족. 업체별로 부족 해소 시점을 2028년부터 2030년 이후까지 다르게 전망 |
가격 변동률은 TrendForce의 분기 전망·집계 기준 근사값이다. 현재 국면이 과거와 같은 방식으로 끝날지, 구조적으로 다른지는 2026년 시점에서 업계의 전망이 엇갈린다. 다만 그림 16-4의 고리, 즉 높은 가격이 대규모 투자를 부르고 그 물량이 몇 년 뒤에 나온다는 구조 자체는 지금도 그대로 작동하고 있다.
HBM 경제학: 웨이퍼를 세 배로 먹는 메모리
7장에서 HBM을 기술로 배웠다. 경제적으로 HBM의 핵심은 한 문장이다. 같은 비트를 공급하는 데 범용 DRAM보다 훨씬 많은 웨이퍼가 든다. 업계는 이 비율을 트레이드 비율(trade ratio)이라 부르며, 마이크론은 HBM3E 세대에서 DDR5 대비 약 3 대 1이라고 밝혔고 세대가 올라갈수록 커진다고 설명했다. 이유는 세 가지가 곱해지기 때문이다.
- 다이가 크다. 수천 개의 TSV가 차지하는 영역, 넓은 인터페이스와 많은 뱅크를 위한 주변 회로, 테스트·리페어 회로 때문에 같은 용량의 DDR5 다이보다 면적이 크다.
- 수율이 낮다. TSV 형성, 웨이퍼 박막화 같은 추가 공정에서 손실이 생기고, 8~16단을 쌓는 과정에서 한 층만 불량이어도 스택 전체를 잃는다(7장의 스택 수율).
- 코어 다이 외의 실리콘이 든다. 베이스 다이와 테스트용 물량이 추가된다.
그런데도 회사가 웨이퍼를 HBM으로 돌리는 이유는 가격이다. HBM은 GB당 가격이 범용 DRAM보다 여러 배 높게 형성되어 왔다. 언론 보도에 따르면 2026년 기준 12단 HBM3E 스택(36 GB)은 300달러대 중반, HBM4는 500달러대 중반으로, 베이스 다이를 파운드리 공정으로 만드는 비용이 더해졌다(약, 보도 기준). 가격 프리미엄이 트레이드 비율보다 크면 웨이퍼 한 장이 벌어들이는 매출은 HBM 쪽이 높다. 반대로 범용 DRAM 가격이 급등해 프리미엄이 줄어들면 그 계산이 뒤집힌다. 제조사는 두 제품의 웨이퍼당 수익이 같아지는 방향으로 배분을 조정한다.
산업 전체로 보면 결과는 구축 효과(crowding out)다. 클린룸 면적은 단기에 고정이므로 HBM 웨이퍼가 늘면 범용 DRAM 웨이퍼가 그만큼 줄고, 총 공급 비트는 감소한다. 2026년에 AI 관련 제품이 DRAM 웨이퍼 능력의 약 20 %를 쓰는 것으로 추정되었고, 2027년에는 HBM 비중이 30 %에 가까워질 것이라는 업계 전망도 나왔다. PC와 스마트폰용 DRAM이 부족해진 직접적 원인이 여기에 있다.
HBM 웨이퍼 배분 시뮬레이터
HBM4부터 스택 맨 아래의 베이스 다이를 DRAM 공정이 아닌 파운드리의 로직 공정(보도 기준 12 nm~4 nm급, 이후 3 nm급 논의)으로 만든다. 여기서 한 걸음 더 나아가 고객이 원하는 회로(인터페이스 변환, 일부 연산·제어 기능)를 베이스 다이에 넣는 커스텀 HBM이 논의되고 있다. 기술적으로는 메모리와 로직의 경계가 흐려지는 것이고, 경제적으로는 메모리 회사·파운드리·가속기 설계사가 공동 개발하는 주문형 제품이 된다는 뜻이다. 주문형 제품은 다른 공급자로 바꾸기 어려우므로 가격 변동이 작아지지만, 특정 고객의 수요에 묶인다는 새로운 위험이 생긴다.
수요: 누가 비트를 쓰는가
메모리 수요는 응용처별로 기기 대수 × 대당 탑재량(content per box)의 합이다. 기기 대수는 스마트폰이 연 12억 대 안팎, PC가 연 2.6억~2.8억 대, 서버가 연 1,300만~1,500만 대(약, 2025년)로 크게 변하지 않는다. 그래서 수요 성장은 주로 대당 탑재량에서 나온다.
| 응용처 | 주력 제품 | 대당 DRAM 탑재량 (약) | 수요의 성격 |
|---|---|---|---|
| 스마트폰 | LPDDR5X, UFS | 평균 약 8 GB, 플래그십 12~16 GB | 대수는 정체. 가격에 민감해 메모리가 비싸지면 탑재량을 줄인다 |
| PC | DDR5, LPDDR5X, 클라이언트 SSD | 16~32 GB | 교체 주기를 따른다. 메모리가 부품 원가에서 차지하는 비중이 크다 |
| 일반 서버 | DDR5 RDIMM, 기업용 SSD | 수백 GB~1 TB 이상 | 클라우드 업체의 투자 계획에 좌우. 재고 조정 폭이 크다 |
| AI 서버 | HBM, 고용량 RDIMM, 기업용 SSD | 가속기 8개 기준 HBM 약 1.5~2.3 TB + 시스템 DRAM 1~4 TB | 대수는 적지만 대당 탑재량이 압도적. 가격보다 물량 확보가 우선 |
| 자동차·산업 | 차량용 LPDDR, UFS, NOR | 수 GB~수십 GB | 물량은 작지만 긴 공급 기간과 높은 신뢰성 등급을 요구(11장) |
AI 서버가 바꾼 것은 수요의 구성이다. 가속기 하나에 붙는 HBM 용량과 그 계산 근거는 13장의 LLM 메모리 계산에서 이미 보았다. 모델 가중치와 KV 캐시가 통째로 메모리에 올라가야 하므로 가속기 한 개에 약 200~300 GB의 HBM이 붙고, 서버 한 대에는 그 여덟 배와 수 TB의 시스템 DRAM, 수십~수백 TB의 SSD가 들어간다. 연 수백만 대 수준의 AI 서버가 연 12억 대의 스마트폰 전체에 맞먹는 비트를 소비할 수 있는 이유다. 2026년에는 서버용(HBM과 RDIMM)이 DRAM 공급 비트의 절반 안팎에 이른다는 추정도 나왔고, NAND에서도 기업용 SSD의 비트 수요가 전년 대비 80 % 이상 늘 것으로 전망되었다.
응용처별 DRAM 수요 계산기
공급망과 지정학
메모리 회사는 IDM이지만 혼자서 칩을 만들 수는 없다. 장비, 소재, 후공정, 그리고 HBM의 경우 파운드리까지 얽힌 공급망 위에서 움직인다.
| 장비 회사 | 본사 | 주력 분야 | 메모리와의 관계 |
|---|---|---|---|
| ASML | 네덜란드 | 노광(DUV·EUV) | EUV 노광기의 유일한 공급자. DRAM 1a 이후 필수 |
| Applied Materials | 미국 | 증착(CVD·PVD), CMP, 이온 주입 | 배선·절연막, 3D NAND 적층막 |
| Lam Research | 미국 | 식각, 증착 | 3D NAND 채널 홀 같은 고종횡비 식각의 주요 공급자 |
| Tokyo Electron | 일본 | 도포·현상(트랙), 식각, 열처리·증착 | 노광 전후 공정, 극저온 식각 |
| KLA | 미국 | 검사·계측 | 결함 검사와 수율 관리(15장) |
이 다섯 회사가 전공정 장비 시장(2024년 장비 출하 기준 약 1,150억 달러, Yole Group 집계)의 약 70 %를 차지하는 것으로 추정된다. 각 공정의 원리는 14장에서 다룬다.
수출 통제와 지역별 투자
장비 공급이 소수 국가에 집중되어 있다는 사실은 메모리를 통상·안보 정책의 대상으로 만들었다. 사실 관계만 정리하면 다음과 같다.
- 2022년 10월 미국은 중국 내 첨단 반도체 생산에 쓰이는 장비의 수출을 제한했다. 기준은 로직 16/14 nm 이하, DRAM 하프 피치 18 nm 이하, NAND 128단 이상이었다.
- 2024년 12월 통제 대상에 HBM이 추가되어, 미국 기술이 쓰인 HBM의 중국 수출이 제한되었다.
- 삼성전자(시안 NAND)와 SK하이닉스(우시 DRAM, 다롄 NAND)의 중국 내 팹은 별도의 허가 체계에 따라 운영되어 왔고, 그 조건은 여러 차례 바뀌었다.
- 중국은 CXMT(DRAM)와 YMTC(NAND)를 중심으로 자국 내 생산을 늘리고 있으며, 2026년 2분기에는 CXMT가 DRAM 매출의 약 10 %, YMTC가 NAND 출하 비트의 약 14 %를 차지했다(Counterpoint Research 집계).
- 각국은 보조금으로 자국 내 팹을 유치하고 있다. 미국은 마이크론의 아이다호·뉴욕 팹과 SK하이닉스의 인디애나 패키징 공장을 지원했고, 한국은 용인·평택 클러스터, 일본은 히로시마(마이크론)와 미에·이와테(키옥시아)의 투자를 지원한다. 마이크론은 대만과 싱가포르에도 주요 생산 거점을 두고 있다.
공급망 제약은 기술 선택으로 되돌아온다. EUV 장비를 쓸 수 없으면 다중 패터닝으로 같은 선폭을 만들어야 하고, 그만큼 공정 스텝과 원가가 늘어난다. 특정 소재의 공급이 한 지역에 몰려 있으면 대체 소재 평가와 이원화가 공정 엔지니어의 일이 된다. 원가 식의 \(C_{\text{wafer}}\)에는 이런 제약의 비용이 모두 들어 있다.
직무 지도: 이 책의 각 장은 누구의 일인가
메모리 회사가 IDM이라는 것은 소자 물리부터 시스템 소프트웨어까지 거의 모든 종류의 엔지니어가 한 회사 안에 있다는 뜻이다. 이 책의 각 장은 대략 다음 직무에 대응한다.
| 직무 | 하는 일 | 관련 장 | 이 장의 어떤 숫자를 움직이는가 |
|---|---|---|---|
| 소자 | 셀 트랜지스터·커패시터·저장막의 구조와 전기적 특성 설계, 신뢰성 분석 | 2, 4, 8, 11, 12 | 다이당 비트(미세화 한계), 수율 |
| 공정 통합 · 단위 공정 | 수백 개 공정 스텝을 하나의 흐름으로 엮고, 노광·식각·증착 각 공정의 조건을 개발 | 14, 9 | 웨이퍼 원가(스텝 수), 수율, 램프업 속도 |
| 회로 설계 | 센스 앰프, 디코더, 전압 발생기, 고속 I/O, 레이아웃 설계 | 3, 5, 6 | 다이 면적(주변 회로), 제품 사양과 가격 |
| 테스트 · 제품 | 테스트 프로그램 개발, 불량 분석, 수율 관리, 고객 품질 대응 | 15, 11 | 수율, 테스트 비용, 리페어율 |
| 패키지 | TSV·범프·본딩·몰딩 공정과 열·기계 설계, 적층 수율 개선 | 7 | HBM 적층 수율, 트레이드 비율 |
| 솔루션 (컨트롤러·펌웨어) | SSD·UFS 컨트롤러 설계, FTL·ECC 펌웨어 개발 | 10, 11 | 부가가치(범용 NAND를 차별화된 제품으로) |
| 시스템 · 응용 · 상품 기획 | 고객 시스템에서의 성능 분석, 차세대 규격 정의, 표준화 활동, 제품 로드맵 | 1, 6, 13, 이 장 | 제품 믹스, 대당 탑재량, 수요 예측 |
어느 직무에 있든 결국 같은 식의 한 항을 맡고 있다. 소자·공정 엔지니어는 분모의 다이당 비트와 수율을, 회로 설계자는 다이 면적을, 테스트 엔지니어는 수율과 테스트 비용을, 패키지 엔지니어는 트레이드 비율을, 솔루션·시스템 엔지니어는 그 비트가 팔리는 가격을 움직인다. 자신의 일이 비트당 원가와 제품 가치의 어느 항에 닿아 있는지 아는 것이 이 장이 전하려는 가장 실용적인 내용이다. 이 책에 나온 용어는 다음 용어집에서 한 번에 정리한다.
핵심 정리
- 메모리는 표준 규격으로 서로 대체되는 범용품이다. 가격은 개별 회사가 아니라 산업 전체의 수급이 정하고, 회사는 비트당 원가와 생산량으로 경쟁한다.
- 다운턴마다 원가가 높은 회사가 탈락해 DRAM은 20여 개 회사에서 3강(삼성전자·SK하이닉스·마이크론, 합계 약 88 %)으로 통합되었다. NAND는 5개 회사가 나눠 갖고, 중국의 CXMT·YMTC가 비중을 키우고 있다.
- 비트당 원가 = 웨이퍼 원가 ÷ (웨이퍼당 다이 × 수율 × 다이당 비트). DRAM은 미세화(1x→1d), NAND는 적층과 다치화로 분모를 키우지만 EUV와 공정 스텝 증가로 분자도 함께 오른다.
- 비트 그로스 = 웨이퍼 증가 × 웨이퍼당 비트 증가 × 수율 개선. 라이트의 법칙에 따라 원가는 누적 생산량의 거듭제곱으로 내려가므로, 비트 그로스가 느려지면 원가 하락도 느려진다.
- 팹 원가는 감가상각이 지배하는 고정비 구조다. 가격이 총원가 아래로 내려가도 변동비보다 높으면 가동이 유리하므로 불황에도 공급이 줄지 않는다.
- 단기 공급의 비탄력성, 2~3년의 증설 지연, 동시 투자, 재고의 채찍 효과가 합쳐져 메모리 사이클이 생긴다. 지연이 길고 투자가 가격에 민감할수록 진폭이 커진다.
- HBM은 다이 면적과 수율 때문에 같은 비트에 범용 DRAM의 약 3배 웨이퍼를 쓴다. 웨이퍼의 \(s\)를 HBM에 쓰면 총 비트는 \(1 - s(1 - 1/TR)\)로 줄어 범용 공급을 구축한다.
- 수요는 대수 × 대당 탑재량이다. AI 서버는 대수는 적지만 대당 수 TB를 써서 수요 구성을 서버 중심으로 바꿨다.
- 장비(ASML·AMAT·Lam·TEL·KLA)와 소재 공급망의 집중은 메모리를 수출 통제와 각국 보조금 정책의 대상으로 만들었다.
확인 퀴즈
1. 웨이퍼 가공 원가 6,000달러, 웨이퍼당 총 다이 1,500개, 수율 80 %, 다이당 16 Gb(2 GB)인 DRAM의 GB당 전공정 원가는?
2. 새 공정에서 다이 면적이 20 % 줄어 웨이퍼당 다이가 약 25 % 늘었지만, EUV 층이 늘어 웨이퍼 원가가 30 % 올랐다. 수율과 다이당 비트가 같다면 비트당 원가는?
3. 투자액 150억 달러, 상각 5년, 월 10만 장 팹이 가동률 100 %로 돈다. 웨이퍼당 변동비가 2,000달러일 때, 웨이퍼당 판매가가 3,500달러로 떨어졌다면 올바른 판단은?
4. 메모리 가격의 진동을 키우는 조건으로 옳은 것은?
5. 트레이드 비율이 3인 상태에서 DRAM 웨이퍼의 30 %를 HBM에 배정하면, 전부 범용으로 만들 때에 비해 총 공급 비트와 범용 DRAM 공급은 각각 어떻게 되는가?
6. 학습률이 20 %(\(b \approx 0.32\))일 때, 누적 생산량이 8배가 되면 단위 원가는 처음의 약 몇 %가 되는가?